电源电路设计中离不开的测试仿真软件
日期:2013-12-25 16:57
线编程能力和强大的开发软件,使工程师可以在几天,甚至几分钟内就可完成以往几周才能完成的工作,并可将数百万门的复杂设计集成在一颗芯片内。PLD技术在发达国家已成为电子工程师必备的技术。
其它EDA软件
(1)VHDL语言超高速集成电路硬件描述语言(VHSIC Hardware DeseriptionLanguagt,简称VHDL),是IEEE的一项标准设计语言。它源于美国国防部提出的超高速集成电路(Very High Speed Integrated Circuit,简称VHSIC)计划,是ASIC设计和PLD设计的一种主要输入工具。
(2)Veriolg HDL 是Verilog公司推出的硬件描述语言,在ASIC设计方面与V
11/14 下一页 上一页 首页 尾页
返回 |  刷新 |  WAP首页 |  网页版  | 登录
04/06 04:14