2013年11月12日，“十二五”863计划“超低功耗DDR4内存缓冲控制器芯片研发”课题中期检查会在上海召开。科技部高新司、高技术中心相关同志及中期检查专家组、课题负责人和主要研究人员参加了会议。

　　该课题由润起科技(上海)有限公司承担，目标是攻克下一代高性能计算机内存子系统关键技术，设计开发符合JEDEC(电子设备工程联合委员会)标准的超低功耗DDR4内存缓冲控制器芯片，并实现规模量产。目前，课题组已完成DDR4内存缓冲控制器芯片组架构设计、芯片设计及流片、样片封装与测试、 LRDIMM设计、内存子系统模拟验证平台搭建等工作，并通过了Intel和内存条厂商的测试认证，符合JEDEC 0.92标准，功耗指标明显优于国际同类产品。已申请发明专利6项，累计销售近10万片，取得了较好的应用效果。