V：Y电容之耐电压

f：电源线之频率

利用所求得的转折频率及下列式子，可求得共模电感（Lc）值

差模电感可由上述共模电感之漏电感来代替（其感值约为共模电感之 0.5﹪～2﹪），再用相同的转折频率来设计 CX 电容，

由于安规规定当总X电容的值大于0.5µF时，便需加装泄放电阻来提供电容在关闭时的放电路径之用，其值可由下式得到

系统制作与实验结果

本文分别针对两种不同的负载，采用相同的设计步骤来制作一π型滤波器，以左证本文提出之滤波器设计方法是否可行，并利用 IsSpice 电路仿真软件之仿真功能来辅助设计。表 1 及表 2 分别为本文所使用的驱动器及两种不同马达规格，图 7 为量测噪声时之相关器材接线图。本文所采用的法规为工业界、科学界及医疗领域所采用的EN55011（Group2，Class A）。

量测噪声

在量测噪声之前，必须先量测电源端的背景噪声。因为电源背景噪声会影响滤波器对噪声的抑制效果，所以如果电源背景噪声很大时，就必须采取某些步骤将其降低，如加装隔离变压器。一般而言，电源背景噪声都希望能抑制在40dBµV以下。图8为电源背景噪声图。 在图8中最上方的两条曲线分别为法规EN55011之标准值，上面一条为准峰值（Quasi Peak）限定值曲线，下面一条则为平均值（Average Vaule）限定值曲线。 再来将量测待测物之总噪声。由于本文所使用之驱动器需一额外之信号产生器来提供讯号给驱动器，以使驱动器能动作。但此信号产生器所生之噪声不在我们所需量测的待测物噪声范围内，因此在此假设此信号产生器所生之噪声非常小，不足以影响总噪声值。图 9 及图 10 分别为驱动器未加讯号产生器及加上讯号产生器后之噪声图。由图中可知其差别不大，与我们的假设相符。图11为驱动器加上马达A后之噪声图。

滤波器之设计步骤

从图11中可以看出其最大噪声为82.1dBµV，而在150KHz～500KHz 处，EN55011之法规限制为66 dBµV，因此由式（1）

可以得到其所须之衰减量为

VATT＝82.1-66＝16.1（dBµV）      （7）

由于法规 EN55011 中的法规限制只考虑到 150KHz～30MHz 的地方，且最大噪声通常会产生在以载波频率为倍数的地方。

因此我们假设滤波器之转折频率设定在150KHz 之前的载波频率倍数上，在本设计方法中，可假设其最大噪声是出现在20 x 7＝140KHz 的地方，则其转折频率fR可由式（2）计算得到

由式（8）中所求得的转折频率为fR=55.42KHz。我们可由式（3）中求出Y电容的值  

其中250V为电容之耐电压。为了参考实际值，我们取Y电容为CY=22nF，而共模电感（Lc）的值可由式（4）求得

参考实际值取Lc的值为0.4mH，图12(a)及图12(b)分别为A滤波器的共模电路及仿真结果。 由图12(b)中可以看出其转折频率为51.4kHz，由于组件值选择的关系，所以此值与我们所计算的有些差异。而在150kHz处的衰减量为17dB，这与我们实际上所需要的衰减量相近。 由于在滤波器的结构中，差模电感的主要功能是在滤除高频噪声，而在本例子中得较高频带范围是符合法规标准的，因此我

参考实际值，我们取X电容的值为4.2µF，图13(a)及图13(b)分别为A滤波器差模电路和仿真结果。

由图13(b)中可以观察出其在转折频率处的衰减量和理论值非常接近，而差模电路在66.8KHz 处所产生的转折频率会被X电容的值所影响，因此，实际上差模等效电路能够有效抑制差模噪声是从66.8KHz 处开始的。 由于法规规定当总 X 电容大于 0.5µF 时，便需加装一泄放电阻以提供 X 电容在电源关闭时放电之用，所以取泄放电阻的值为100KΩ。根据以上所求得的滤波器组件值，我们可以得到完整的滤波器架构，如图14(a)所示，由图 14(b)的仿真结果中可以看出其与共模电路的仿真结果非常接近，这符合我们当初以共模结构为主要设计部分的假设，图 15 为待测物 A 加上 A 滤波器后的量测结果。图 16 为 A 滤波器与待测物 A 之接线图。由图 15 可以清楚的看到噪声得到良好的抑制效果。

本文另外针对另一圆型步进马达，并采用本文所使用的滤波器设计方法来设计其滤波器，再对两种结果作比较。 图 17 为滤波器加上马达 B 后之噪声图形。由图中可以看出其最大噪声为 74dBµV，根据之前的设计步骤可以得到 B 滤波器的组件值，分别为转折频率 fR＝88.33KHz，共模电感 Lc=0.5mH，Y 电容 CY=22nF，其中用来代替差模电感的共模电感之漏感量Lleakage=1µH，X电容Cx=3.2µF，泄放电阻R=150KΩ，图18(a)及图18(b)分别为B滤波器之共模等效电路及仿真结果。图19(a)及图19(b)分别为 B滤波器的差模等效电路及仿真结果。图20(a)及图20(b)分别为B滤波器的完整电路架构及仿真结果。图21为待测物B加上滤波器B后的噪声量测结果。图22为B滤波器与待测物B之接线图。

主要衰减量由共模结构等效电路提供

由上述滤波器 A 和滤波器 B 的量测结果，并配合仿真的结果来加以辅助，可以发现对滤波器的噪声衰减量而言，其主要衰减量是由共模结构的等效电路来提供的。由量测结果中可以发现由于我们使用共模电感的漏感量来代替差模电感的缘故，会使得待测物在较高频部分（约6MHz～20MHz之间）的噪声抑制情形较差。而由于其最大噪声的发生大约都在150KHz～1MHz之间，因此不须为了抑制较高频带处的噪声而降低较低频带处的噪声衰减量，因为这样也许会使得较低频带处的噪声无法通过法规标准，也就是说我们只需针对 1MHz 之内产生的最大噪声来设计滤波器即可，这也是我们不使用差模电感的主要原因。如此既可确保所求得的滤波器组件值能使待测物通过法规标准，亦可大幅减少在设计滤波器时所花费的时间及金钱。

探讨噪声原因  预测产生地点

近年来，电磁干扰的问题逐渐受到重视，电力电子组件设计者在制作组件时，除了要注意组件特性以外，还要考虑组件是否会产生过大的噪声，进而影响其它电力电子组件的运作，但就目前的研究看来，仍有许多不足之处，故在此提出未来能够努力的方向。 仔细探讨待测物内部各组件的噪声产生原因，冀望能直接针对噪声的产生原因滤除噪声，而不需加装额外的滤波器。  希望能藉由电路仿真软件的功能，预测噪声之可能产生地点，并藉此功能，对该地点的噪声产生原因加以分析以寻求最佳之解决方法。