[电磁兼容]ESD测试不归硬件工程师管，归EMC工程师管！ [复制链接]

ESD试验是EMC测试标准的一项基本测试项目，如果对于产品的前期设计考虑不周全，再加上经验不够的话，往往会让人焦头烂额。一般中小型企业，如果没有专门的EMC工程师，往往这项工作就必须由硬件工程师来承担。对于整机来说，ESD抗扰能力不仅仅来自芯片的ESD耐压，PCB的布局布线，甚至与工艺结构也有密切关系。常见的ESD试验等级为接触放电：1级——2KV;2级——4KV;3级——6KV;4级——8KV;空气放电：1级——2KV;2级——4KV;3级——8KV;4级——15KV。本人所处的医疗电子行业，产品的ESD试验一般要达到第3等级，即接触6KV，空气8KV。在整机ESD试验方面，本人也搞过了几台不同型号的产品，也算搞出了一点眉目，总体的解决思想是把静电流向地。 *6DB0X_-}  
h'&%>Q 2  
|Uh  
+Kbjzh3<wG  
对裸露在外部的一些接口，像USB、VGA、DC、SD卡等等，对这些接口进行接触放电时，静电很容易就会“串”到电源线上，静电由本来的共模变成了差模，此时电源上就会产生一个很高的尖峰，很多芯片都承受不了，发生死机，复位等问题。对于电源VCC的ESD保护，可以并接TVS管来解决。TVS管与稳压二极管很相似，都有一个额定的电压，不同的是它的响应速度特别快，对静电有很好的泄放作用。例如对于USB接口(见图1.1、图1.2)，VCC和外壳地之间并接5V的TVS管。相当于把电源和地钳位在5V以内，这样可以有效地把静电电流导向地，达到效果很明显。要注意的是布局布线的时候，TVS管要尽量靠近接口的位置，TVS的阴极以最近的路径接到接口的外壳地。 GH:jH]u!V  
V7fq4O^:  
*@=/qkaJaI  
MPg)=
LI  
对外接口的信号线同样也需要保护，不然静电经过信号线直接到达芯片IO管脚，虽然芯片的IO都有二极管保护，一般可以抵御+-2KV的静电，但是对于+-6KV的ESD接触放电，就会遭遇损坏的风险。同样是USB接口，如图2.1，差分信号线D+和D-接了个ESD器件TPD4S012，实际上是与USB电源和地并接反向二极管，把电流导向USB电源或者地。 NzOx0WLF  
.p]RKS=(:  
{~"/Y@&]R  
有些芯片很容易受静电的影响，进行ESD试验时，总是发生复位或者死掉。究其原因，一般都是电源引脚受到干扰。对此可以对其电源添加LC滤波。一般芯片的VDD管脚旁边都会有一个去耦电容，但是这个去耦电容是没有办法有效拦截静电的，甚至是几十uF的钽电容并接小电容，效果仍旧不佳。这时候，如果再串一个小电感，情况就得到很好的改观。静电放电会产生一个尖峰，同属于高频干扰，LC可以很好地将高频滤除，使通过电感之后的尖峰大大减弱，IC就不容易死机或者复位。本人有一次对整机EMC整改，ESD试验时，按键控制板的MCU老是复位。后来用示波器进行追踪，发现是外部看门狗芯片发生复位，导致MCU复位。于是先在电源上并接TVS管，还是会复位;再在看门狗芯片VCC管脚旁并接22uF钽电容，情况好一些，但还是会复位;最后再串接一个0.47uH的贴片电容，组成LC滤波(如图3.1所示)。在+-6KV的ESD接触放电下，就再也不会复位，而且工作正常。 `yXg{lk  
})8N5C+KU  
PCB要尽量多的铺地。如果是双面板，两面都要大面积铺铜，而且还要有足够的地过孔;如果是四层板或以上，主要元件层的临近平面层要设置成地层。比如四层板，如果主要元件在顶层，那么分层为：顶层->地层->电源层->底层;如果主要元件在底层，分层为：顶层->电源层->地层->底层。 (G4at2YLd  
想让静电得到释放，就要保证良好的接地。对于医疗电子，一般的医疗电子产品比如监护仪，机身后面都会有一个等电位接地端。在做ESD试验的时候，这个接地端也是要接大地的，这样就有了一个静电快速泄放的途径。如图5.1，假如主电路板分为三个模块：电源板，主控板和接口板，接口板的接口外壳地要和信号地分开，然后接口板的外壳地和等电位端用粗导线相连。系统的信号地可以从电源板的外壳地与信号地相连然后共用一根粗导线与等电位端相连。之所以没有采用每块板都分别接到等电位端的星形接地方法，是因为星形接地会形成接地环路，从而增加射频噪声和容易受电磁干扰。 MvHm)h  
从原理图的设计到PCB的布局布线，EMC的设计思想就不能离开我们的大脑。。设计出了好的原理图，如果PCB布局布线不当，那么出来的板子是失败的。如果芯片的去耦电容离芯片的管脚很远，那也就失去了去耦的作用。如果敏感信号的走线太长，就会引入意想不到的电磁干扰。在抗ESD方面，敏感的器件或者信号线(如reset)应该远离PCB边缘，防止空气放电直接干扰到器件和信号线。PCB边缘应该留有一定宽度的空隙或者铺铜。